2014年10月8日 17:34
富士通研、ミリ波レーダの低コスト化が図れるCMOS送受信チップを試作
受信チップの低周波領域のノイズを表すSSBノイズ指数で比較すると、同試作品は12dBであり、従来のSiGe製品と同等以上で、これまで学会などで発表されたCMOSの30dBに対しても18dB改善している。この改善は、ノイズの大きさが約1/60と大幅に低減したことに相当する。加えて、従来のSiGeは電源電圧が3~5Vで動作するのに対し、今回のCMOSは1.2Vの電源電圧で同等の性能を実現しており、消費電力を半分程度にすることにも成功したとしている。
なお、同社では、2018年頃の実用化を目指すととも、ミリ波レーダのさらなる高性能化にも取り組む予定とコメントしている。
飲み会のお会計で…私「今どこにいるの!?」同僚「電車に乗ってる」その【卑劣な計画】に…私「その手口、何回使うつもり?」