Cadence、3Dメモリ向けの広範な検証IPポートフォリオを発表
同VIPポートフォリオによって、高速にメモリインタフェースの検証を行うことができるようになり、計算サーバ、モバイル機器、高性能グラフィック、高性能ネットワーク用途のSoC検証の早期クロージャが可能となる。また、新しい検証IPモデルは、read、write、save、preload時のダイレクトメモリアクセス、メモリ内容の比較、確実なアサーション、エラー挿入、トランザクションコールバック、アサーションレポート、内蔵アドレスマネージャといった最先端機能が特徴となっている。さらに、他社製の最先端シミュレータ、各種検証言語や検証メソドロジにもすべて対応しており、新規格メモリとの正確なインタフェースを最速で検証することができる。
提供元の記事
提供：
