Altera、FPGAで2666MbpsのDDR4メモリデータレートを実証

Alteraは12月18日(現地時間)、DDR4メモリインタフェースにおいて、2666Mbpsの動作をシリコンで実証したと発表した。

同社のFPGA/SoC「Arria 10」は、メモリ性能が従来世代のFPGAより43%、競合他社の20nm FPGAより10%高速な2666MbpsのDDR4メモリをサポートしており、開発ソフトウェア「Quartus II」の最新版v14.1を使用することで、通信、コンピュータ&ストレージ、および映像処理アプリケーションにおいて、コスト効率良く、かつ消費電力を抑えながら、広いメモリ帯域幅を利用できるようになる。「Arria 10」のメモリインタフェースは、HMC、DDR4、DDR3、LPDDR3、RLDRAM3、およびQDR-IV/-II+ Xtreme/-II+/-IIを含む、最先端の高速メモリをサポートしている。

また、「Arria 10」は、完全な物理インタフェースとメモリコントローラをFPGAに統合したことで、DDR4メモリを搭載するシステムの開発が容易になる。このメモリインタフェースは、FPGAファブリック内でハードウェア化されており、ソフトウェア実装に比べて、より一層の高性能、広帯域幅、低消費電力を実現している。加えて、メモリインタフェースとコントローラがハードウェア化されたことで、ロジックリソースを使用してDDR4メモリインタフェースを構築する必要もなくなる。この他、「Quartus II v14.1」には、さまざまなメモリサプライヤから提供されているDIMMに自動的に適応し、高性能メモリインタフェースのデザインを大幅に簡素化するDDR3 PHYウィザードとコントローラIPが含まれている。

なお、「Arria 10」のエンジニアリングサンプル(ES)はすでに出荷開始されている。また、「Quartus II v14.1」は、「Arria 10」の拡張サポートを提供している。