Cadence、WL-CSPのファンアウトに対応したICパッケージ設計ソリューション

米ケイデンス・デザイン・システムズ(ケイデンス)は3月14日(現地時間)、最先端のWL-CSPのファンアウトに対応したICパッケージ設計および解析ソリューションの販売を開始したと発表した。

今回発表されたICパッケージ設計および解析ソリューションは、同社のOrbitIO Interconnect Designer、System-in-Package (SiP) Layout、Physical Verification System (PVS)を含み、同製品群によりダイのI/Oパッドリングからパッケージ、システム基板まで、複数の基板を跨ぐ配線パスの設計、調整、製造性検証、サインオフが実現可能となる。

また、新たにPVSとも統合されたSiP Layout WLCSPオプションにより、シリコンウエハーベースのパッケージングの一般的な設計メソドロジが提供され、すでにTSMCのInFO(Integrated Fan Out)プロセスにおいても妥当性が確認されている。さらに、OrbitIO Interconnect Designerの機能向上により、2.5次元インターポーザーパッケージ設計を強化し、マルチダイ、シングルパッケージにおける最適な配線設計環境を提供する。