ARM、64bitプロセッサ「Cortex-A72」の詳細を公開 - Cortex-A15から最大3.5倍のパフォーマンス向上を実現

がある。パイプラインは、以下の図ようになっていて、命令フェッチ、デコーダー/リネーム、命令ディスパッチ/リタイアと実行ユニットとなっている。

また、命令フェッチユニットには、分岐予測機構が付随しており、ここで分岐命令の予測を行う。なお、A72ではプログラム内部のループなどに使われる分岐先が比較的近くにある分岐命令の予測に対して最適化が図られている。

次のデコーダ/リネームでは、32bitのAArch32命令(ARMv7命令)や64bitのAArch64命令を内部的に利用するμOPSに変換する。以後の処理は、動作モードがどちらでもμOPSを実行することになる。リネームとは、命令で指定されているレジスタ番号を物理レジスタ番号(アウトオブオーダー機構を持つCPUで、アーキテクチャ上のレジスタよりも多くの物理レジスタを持つ)に変換する機構。これにより、データに関連性はないが、同じレジスタを使う2つの命令を順番に関係なく実行させることが可能になる。

ディスパッチ、リタイアは、後続の実行ユニットに対して命令を発行し、その終了処理を行う部分。ここは、同時5命令の発行が可能になっている。従来のA57では3命令だけだった。