富士通研、ミリ波レーダの低コスト化が図れるCMOS送受信チップを試作

今回、これに対応するため、受信チップの高周波特性を確保すると同時に、低周波領域のノイズを低減することに成功した。具体的には、受信回路内の周波数変換回路にダブルバランスト・レジスティブ・ミキサを採用した。周波数変換回路は、送信信号と同一の局部発振信号(LO信号)と障害物で反射して戻ってきた信号(RF信号)との周波数差分の信号(IF信号)を取り出す働きをしている。レジスティブ・ミキサはミキサのトランジスタに電源電圧を印加せずLO信号の電力によってIF信号を取り出す回路形式を採用している。電源電圧を印加しないので、ミキサのトランジスタに流れるDC電流の発生を最小限に抑えることができ、低周波領域でのノイズ上昇を防ぐことができる。さらに、レジスティブ・ミキサを差動合成するダブルバランス構成にすることで、ミキサに入力するLO信号の電力によって発生するDCオフセットによるノイズ上昇も抑えることができ、10kHz以下のノイズ低減と高周波特性の両立に成功した。そして、同回路を使用して、現行のSiGe製品と同等の機能を有した4チャネルの受信チップを試作した。また、昨年発表した低位相ノイズのPLLシンセサイザを採用した送信チップも併せて試作し、ミリ波レーダを構成する主要な高周波半導体回路全体を一般的な65nm CMOSプロセスで実現したという。