Xilinx、高位合成ツールのSDxに新たに「SDSoC」を追加

具体的にはどんなフローになるか? といえば、まずC/C++を使って普通にシステムを作ることになる。次に実行しながらプロファイリングを行い、ボトルネックになっている部分をFPGA側に切り出して性能を評価、ある程度固まったところで完成という簡単なものだ(Photo05)。実はこの作業は非常に容易である。現在のバージョンでは、関数単位でそれを「H/Wで実施する」にチェックを入れるだけで、自動的に処理がLC側にオフロードされる形になる。

もっとも実際には、「FPGAを使えば無条件で高速化できる」かどうかは必ずしも明らかではない。あるいは、高速化はされても十分ではない可能性もある。当たり前だがアプリケーションの主要な部分はCPU上で動作しており、特定の関数の部分だけRTL化され(これはSDSoCの内部からVivadoを呼び出して処理が行われる)る訳だが、実際にはそのRTLブロックに対して引数やデータを渡して処理を行い、結果をまた受けとる形になる。この受け渡しのメカニズムそのものも自動で生成されるが、それが必ずしも最適になるとは限らないからだ。そこでシステムレベルのProfilerを利用して、それぞれの負荷や利用率、あるいは利用するリソースなどを確認することが必要であり、これも併せて提供される形になる(Photo07)。