東芝と東大、世界最高の省電力性能を有するプロセッサ用メモリ回路を開発

このため同機構は、SRAMに代わる高速で低消費電力の不揮発性磁性体メモリ「MTJ(Magnetic Tunnel Junction)」の開発を続けていたが、メモリ制御回路部が消費する電力が大きいため、不揮発性メモリのみの低消費電力化を実現してもキャッシュメモリ全体としての消費電力は十分に小さくならないという課題があった。

そこで今回、同研究グループは、メモリ制御回路部をノーマリーオフ動作状態に近づけるため、100ns以下で高速に電力遮断・復帰が可能な回路を開発。メモリ動作状態に応じて動作に必要な部分以外は高速で電源遮断できるように改良した。

主な動作モードでの実測値として、キャッシュメモリアクセスの平均待機時間である約30nsよりも短い、最速22nsで電源遮断後からの復帰を確認しているという。また、メモリのデータを一度確認して不要な書き込みを止めることで書き込み動作の消費電力を削減する技術を採用。さらに、電源を遮断できる時間をできるだけ長くするために、メモリアクセスパターンをモニターして、次のアクセスパターンを高い正解率で予測するアルゴリズムを開発。これらの技術により、従来のSRAMと比較して消費電力を10分の1以下にまで削減することに成功した。