芝浦工大、「演算単位」で必要なときだけ電力を供給する回路設計技術を開発

芝浦工業大学は5月12日、ICチップで演算の必要な場所に必要なときだけ電力を供給することでチップの消費電力を抑える技術を開発したと発表した。

この成果は同大学情報工学科の宇佐美公良 教授と東京大学、東京農工大学、慶應義塾大学の共同研究によるもの。

コンピューターのチップ内の素子は高性能化とともに増加を続けており、現在は約40億個の素子が存在している。素子が増加すると消費電力も増えるため「高性能化」と「省電力化」を同時に実現する技術が求められている。

電子機器を省電力化する方法として、チップ内で通常は遮断状態にしてある回路に対して使う時だけ通電する「Power Gating(PG)」という技術が知られており、マルチコアCPUのうち稼働が必要なコアのみを効果的に検出し稼働させるCPUコア単位でのPGが一般的だった。

共同研究グループは、CPU内部の「演算単位」でPGを実現するチップの自動設計技術の開発に成功。従来技術では遮断状態にある演算回路に高速で通電しようとするとチップ内部で大きなノイズが発生し、回路の誤作動につながる問題があったが、約0.1ナノ秒ずつずらして通電することでノイズの発生を抑えることができた。