Xilinx、16nm FinFET+プロセス採用のUltraSCALE+製品群の概要を発表

大容量のRAMを持たないと処理が間に合わない。なので処理そのものもPipeline化する必要があり、さらに並列にこれを処理する形になる。で、Pipeline段数や並列度が増えるほど、同時に処理しているパケット数が増えるわけで、これを格納するためのRAM容量も引き上げないと間に合わない。あるいは最近だと4Kに加えて8KのEncodeなども重要なアプリケーションになってきているが、こうしたもののEncodeではReference画像やら何やらで結構なメモリを食う(何しろフレームサイズそのものが大きいからだが)。これを外付けDRAMでまかなうと、性能と消費電力の両面でペナルティが大きい。

そこで今回投入されたのが、Block RAMの10倍の規模を持つ「Ultra RAM」である(Photo07)。構造そのものはSRAMであり、また物理的にはFabricと同一ダイの内部に配される。これについては「Interposerを介して別のダイの形で持つとLatencyのペナルティが大きいから」(Erjavec氏)との事だった。

またこれに組み合わされる形でやはり性能改善に繋がるのがSmartConnectである(Photo08)。