Xilinx、16nm FinFET+プロセス採用のUltraSCALE+製品群の概要を発表

世間的には2.5Dと表記することが多いが、同社は28nm世代のVirtex-7に利用した独自のSSI(Stacked Silicon Interconnect)の頃から3Dと称しており、今回もそれに倣った形だ。実際には20nm世代と同じくTSMCのCoWoS(Chip-On-Wafer-On-Substrate)を利用して製造することになると思われる。実は16nm世代でCoWoSを利用した最初の製品はHiSiliconが2014年9月にアナウンスしているが、16FF+に関してはこれをXilinxが初めてアナウンスしたことになる。

次がUltraRAMの話。従来だとDistributed RAMとBlock RAMのみがSRAMベースで内蔵されており、これを超える容量は外部のDRAMを利用するという形だった(Photo06)。ただ、特にハイエンドFPGAにおいてはどんどんアプリケーションへの要件性能が上がっている。例えば100GbpsクラスのRouterなりSwitchなりを構成する場合、複数段のFPGAやASICをInterlakenで繋ぎながら、各段でPacket InspectionなりRoutingなりを行ってゆく形になるが、この際に複雑なInspectionとかだと、(なにしろLine Rateが大きいから)