SC15 - Tezzaronの最大18ウェハを積み上げる3D実装のDiRAM4アーキテクチャ

通常のTSVの場合は、ウェハを製造し、プローブテストで検査し、良品のチップの位置を覚えて置く。そして、ウェハを50μm程度の厚みまで研磨して、それを切断してチップにする。良品のチップを選んで積層を行ってパッケージに入れ、バーンインやテストを行うという手順で製造される。

10μm以下という薄いウェハを実現するため、Tezzaronの場合は、ある程度の厚みのベースウェハ(Supporting Substrate)からスタートし、次のウェハの接合を行なったら、一番上のウェハを薄く研磨するという手順を繰り返す。このようにすれば、研磨する対象はベースウェハより厚いものとなり、10μm以下という極薄の壊れやすいウェハを研磨するという必要は無くなる。ただし、ウェハ1枚ごとに、積層、研磨を繰り返すことが必要になる。

なお、接合にははんだなどは使わず、位置を合わせて200℃程度に加熱すると接合されるという。

そして、必要な枚数のウェハの積層が終わったら、プローブテストを行い、ウェハを切断して良品のスタックを選別してパッケージに入れ、バーンインやテストを行う。

TSVのプロセスでは、メモリウェハは1枚ずつ検査されて、最後のスタックを作る段階では不良のチップはスタック組み立てから除外される。