SC15 - Tezzaronの最大18ウェハを積み上げる3D実装のDiRAM4アーキテクチャ

しかし、Tezzaronの場合は、メモリウェハ間を接続する直径1μmの電極は小さすぎてプローブを接触させてテストすることはできない。また、ウェハ同士を接合するので、不良チップがあってもそれを除外することができない。

したがって、このようなやり方では良品のスタックの歩留まりは非常に低く、実用にはならないというのが一般的な見方であった。

これに対してTezzaronは「BiSTAR(Built in Self Test and Repair)」というやり方を考案した。BiSTARは、ウェハ間の接続が高密度で短い接続で行えることを利用して、メモリチップの中の不良があるサブアレイを切り離して、良品のサブアレイで置き換える。この置き換え回路は、あらかじめチップに組み込んで置く。

ウェハ間の接続が短いので、このスペアのサブアレイは同じチップ内にある必要はなく、他のウェハに有っても良い。このため、スタックするウェハの枚数が増えるにしたがってスペアのサブアレイの数も増えるので、次の図に示すように、良品のスタックが得られる確率はスタックのウェハ枚数が増えるにしたがって高くなるという。

Tezzaronの1ウェハごとの接合と研磨によるウェハの薄型化は、確かに製造工程を複雑にしコストアップの要因となるが、TSV接続に比べて100倍以上の高密度の接続が実現できるこのテクノロジを使えば、10nmテクノロジを使わないと実現できない程度の高密度のメモリを45nmテクノロジで実現できるという。