●28nmのシリコンプロセス比で同等のトータルコストを提供GLOBALFOUNDRIES(GF)は7月13日(独時間)、22nm世代の完全空乏型シリコン・オン・インシュレータ(FD-SOI)プロセスとして「22FDxプラットフォーム」を発表した。これに関するプレゼンテーションなどは7月14一時点では一切存在せず、あくまでもプレスリリースベースでの話ではあるが、電話会議の形で同社のGregg Bartlett氏(SVP, CMOS Platform Business Unit)から説明および質疑応答を受ける事が出来たので、内容をまとめてお届けしたい。今回同社が提供するのは、22nmのFD-SOIベースの4種類のプロセスである。いずれもトランジスタそのものは従来のプレナー型であり22FD-ulp(Ultra Low Power):Forward/Backward Body Biasを利用する事で、最低0.4V駆動での動作が可能となっている。平均して28nm HKMGプロセスと比較して50%、最大で70%もの消費電力削減が可能とする。22FD-uhp(Ultra High Performance):14/16nm世代のFinFETプロセスと同等の性能を、より少ない消費電力で実現する。このプロセスはForward Body Biasを利用し、0.945VのOverdriveもサポートする。22FD-ull(Ultra-Low Leakage):22FD-ulpプロセスにマスクを1枚追加することで実現するもので、専らリーク電流の削減に特化した、IoTあるいはWearable機器向けプロセス。リーク電流を1~10pA/μmのレベルに抑える事が可能としており、現在の40nm Processを使った場合と比較して80%以上の消費電力削減が可能。22FD-rfa(Radio Frequency Analog):LTE-AやMIMO Wi-FiなどのRF段に利用可能で、従来と比較して最大50%の消費電力削減が可能。とされる。この中でベースとなるのが22FD-ulpで、これが最初にサービスインする形になる模様である。ちなみにPDK(Process Design Kit)やDesing Starter Kitは同日から提供開始とされるが、これは22FD-ulp向けで、その他のプロセス向けは追々という事になる様だ。さて、同社はこの22FDxを「14nm FinFETを補完するもの」と位置づけている。氏によれば「FinFETプロセスは駆動電流を大きく取る事ができるが、その一方で寄生容量もどうしても増えるので、消費電力を下げるのは難しい。一方FD-SOIは駆動電流はやや小さくなるが、その分寄生容量も減らせるので、省電力デバイスにはむしろ好ましい」としており、ハイエンド向けの高性能スマートフォン用SoCなどにはFinFETプロセス、メインストリーム向けの低価格スマートフォン用SoCやIoT/Wearable Device、ほとんどのConsumer DeviceにはむしろFD-SOIプロセスが向いているとして、ここで住み分けが可能という判断である。ちなみにFD-SOIの場合、ウェハが高コストになるのが大きな問題であるが、これについては高コストである事を認めた上で、それでも従来の28nmのバルクプロセスを使った場合と同等の価格で、より省電力あるいは高性能が実現できるとしている。ではなぜ低価格が実現できるかというと、まずはFD-SOIの場合HKMGゲートを構築する必要が無いため、必要となるマスクの数が10%程度削減できるとする。さらに28nmに比べて22nmでは同じ回路ならばダイサイズが必然的に小さくなるため、これらによるコストダウンで28nmと同等、との事であった。ちなみに氏によれば、16/14nm世代のFinFETプロセスと比較した場合、マスクコストは半分で済むとしている。このため、特に22FD-uhpを利用した場合には絶対性能という意味ではFinFETプロセスにはやや及ばないものの、現実的な速度のプロセスをより安価に提供できるとしている。元々同社は2012年にSTMicroelectronicsとの間で28nmおよび20nmノードのFD-SOIプロセスに関する技術提携を結んでおり、今回の22FDxもこれを基に同社が微細化を行ったものであるが、氏によれば「STMicroelectronicsの28nm FD-SOIは第1世代のトランジスタを利用しているが、22FDxには第3世代のトランジスタが採用されている」としている。第2世代は表には出てきていないものらしいが、「この第3世代のトランジスタの開発にはこれまで培ってきた技術が利用されている」と説明があった。●なぜGFはこのタイミングでFD-SOIに注力するのか今回同社がFD-SOIに注力するのは、TSMCをはじめ主要なファウンドリが一斉に28nm世代の強化を行っている事と無縁ではないだろう。TSMCはすでにIoTなどのデバイス向けに超低消費電力の28nm ULPを立ち上げており、これに加えてまもなく28nm世代でさらに性能を上げたプロセスも追加する模様だ。UMCやSMICも28nmの量産を開始しており(SMICはまだちょっと怪しいらしいが)、ハイエンドのプロセッサ(モバイルあるいはネットワーク向け)とGPU「以外」は全部28nmに集約されつつある気配すらある。なにせMCUですら2016年あたりには28nmに名乗りを上げてくるところが出そう、という勢いである。もちろん同社も28nmのバルクプロセスを大量に生産しているが、このままでは差別化が難しくなってくる事もあり、FD-SOIを新たにラインアップに加えた、というあたりなのかもしれない。ちなみに量産工場はドレスデンのFab 1(旧AMDのFab 36/38)で、現在は300mmウェハを年間60万枚製造している拠点である。同社はこのFab 1で22FDxの生産を行う予定であり、2017年末までにこの22FDx関連で2億5000万ドルを投資する。現在はFab 1の年間60万枚の半分以上が28nmのHKMGプロセスとなっているが、氏によれば2017~2018年頃にはこのHKMGプロセスのほとんどが22FDxになる予定だとか。ちなみに今後の予定では、引き続きPlaner構造のFD-SOIの微細化の研究も進めているとのことで、少なくとも14nm世代での経済合理性は確認できたという話であった。またIBMのファウンドリ関連の買収の結果、FinFET on FDSOIの研究を行っていたメンバーが大量に同社に入社しており、この分野の研究もさらに進めてゆく、という話であった。22FDxは、2016年後半にまずリスク生産が開始される予定である。恐らくはまず22FD-ulpのリスク生産が開始され、問題がなければ量産開始は2016年末あるいは2017年初頭となるだろう。プレスリリースのSupporting QuotesにはFreescaleもメッセージを寄せており、次世代のi.MXシリーズ(i.MX8?)で22FDxを使う事を明らかにしている。またARMもメッセージを寄せており、Physical IPあるいはPOP IPの提供などを匂わせている。バルクの28nmプロセスと比較するとやや立ち上がり時期が遅いのは不安材料ではあるが、やっとFD-SOIに脚光が浴びる日がやってくるのかもしれない。
2015年07月15日東京エレクトロン(TEL)は7月9日、先端プロセスを用いたメモリやロジックデバイス向けに、枚葉メタル成膜装置「Triase+ EX-II TiN Plus」を開発、受注を開始したと発表した。同装置は、前世代機で用いられていたチャンバー反応空間とガス導入機構を新たなものへと変更することで面内均一性、段差被覆性、生産性を向上させることに成功したという。また、すでに前世代機を使用している場合でも、改造によりバージョンアップができるため、投資コストを低減することが可能だとしている。なお、同社では、今後も難易度の高い技術開発に挑戦し、幅広い成膜アプリケーションに対応する高付加価値の製品の提供を目指すとコメントしている。
2015年07月10日●次世代半導体プロセスの実現に向けたEUV露光装置の現状2015年6月末にベルギーの首都Brusselsで開催された, 同国の独立系半導体・エレクトロニクス研究機関imecの年次事業計画紹介イベント「imec Technology Forum 2015」で露光装置大手であるASMLの社長兼CEOのPeter Wennink氏(図1)が招待講演し、EUVリソグラフィ装置(極端紫外線露光装置、図2)の開発状況と今後の計画について述べた。Wennink社長は、「手ごろなコストで微細化できるかどうか(Affordable Scaling)が、今後の半導体産業の発展の鍵をにぎっている。そのためには、技術ノード7nm世代からEUVリソグラフィを生産導入できるようにし、液浸ArFリソグラフィとうまく組み合わせて(mix and match)使えるようにしなければならない。私は技術ではなく財務出身だから、コストのことは他の誰よりもわかっているつもりだ」と前置きして、2015年6月現在のEUVリソグラフィ装置の状況について以下のように説明した。○生産性(2015年の目標は1日で300mmウェハを1000枚露光処理)ある有力顧客サイトでは、80W光源を用いて、24時間に1022枚処理に成功している。複数の顧客サイトで、光源を40Wから80Wへの交換を完了した。ほかの顧客は今後順次交換していく。ASML本社内(オランダ)では最高110Wまでの光源をEUL装置に装着し評価中である。○装置稼働率(2015年の目標は70%)最新型のEUV露光装置「NXE:3300B」の稼働率(故障やメンテナンスで停止している時間を除いた実質の稼働時間の比率)は、複数の顧客で平均55%である。ある顧客(1社のみ)では、82%(1週間)というチャンピオンデータも出ている。光源の稼働率を2015年末までに86%へ引き上げを目指す改善プログラムが進行中。○次世代機種「NXE:3350B」の出荷計画(2015年の目標:6台)複数の装置をASML社内で組み上げ中である。すでに半導体生産用に2台の注文を受けている。最低でも15台の大量納入をある顧客と合意している。その内2台は年内に出荷する。(著者註:ASMLは顧客名を明かしていないが、ある顧客とはIntelではないかと多くの業界関係者はみている。光源出力などの肝心の仕様が未定であるため、購入を確約したものではなく、条件付きの購入(要求仕様が実現次第)か生産枠をおさえるための約束ではないかと業界筋は見ている。Intelはおそらく7nmプロセスのMPU生産からEUV露光を導入するのではないかと推測される)●EUV露光装置を量産で適用するための課題とは?EUV露光用のレチクル表面に付着する欠陥数(レチクルをEUV露光装置に脱着するたびに増加する92nm以上のパーティクルの数)は、2010年以降、毎年1桁ずつ減少を続けており、今年は、0.001個レベルを切る見込みだが、顧客は、量産時にはペリクル(レチクルにゴミがつかないように、レチクルを覆うようにかぶせた透明保護膜)なしでもう1桁少ない値(0.001個/レチクル)を要求している(図3)。このため、EUVリソグラフィでも、従来のリソグラフィの場合と同様に、ペリクル膜を採用してレチクルへのパーティクル付着を防止することになろう。ASMLでは2012年より研究協業パートナーとともにEUVリソグラフィ専用のペリクル膜の開発にも取り組んでいる(図4)。ペリクルは、真空引きやベントの際に損傷せず、真空中や水素雰囲気中でも劣化せず、有機ガス放出が規定数値以下で、装着しても露光性能に影響を与えないものでなければならない。現在、透過率は85%だが、目標は90%に置いている。Wennink氏は図5に示すように、ロジックデバイスの技術ノード22nmから2nmに至る詳細なEUVリソグラフィ装置ロ―ドマップを示した。レンズ開口数(N.A.)は、現在の最新機種では0.33だが、5nm以降では0.5より大きく引き上げる必要があろう。それができなければ、N.A.=0.33のままダブルパターニングを併用する必要があろう。重ね合わせ精度も表示のとおり改善させていく。多くの業界関係者の最大の関心事であるスル―プットについては、表の最下段に示す。スル―プットは、極端紫外線ド―ズ量(mJ/cm2)次第であり、つまり光源出力をどこまでひき上げられるかにかかっている。現在、80Wになったばかりだが、7nm世代までには250W、 5nm世代には500Wへ引き上げることを目標にしている。そして、7nm世代でのスル―プットは毎時125枚(300mmウェハ)、5nm世代では165枚を開発目標にしている。著者註:2015年6月3日に東京で開催されEUVL基板開発センター(EIDEC)の年次報告会の席上、ASMLチーフテクノロジストSVPのWilliam Arnold氏は直近の実績と目標を以下のように具体的に示している。EUVリソグラフィは光源出力がなかなか計画通りには上がられないことが最大のボトルネックとなっており、このため、ASMLは、世界最大のリソグラフィ光源メーカーであったCymerを買収したが、顧客の要求通りには開発が進んでいないと多くの顧客が不満を漏らす。リソグラフィ専門家のなかには、EUVリソグラフィの将来に悲観的な見方を示すものも少なくない。ニコンのように「EUVリソグラフィは筋が悪い」(牛田社長)とEUVには手を出さない装置メーカーもある。ASMLのEUVリソグラフィのグローバルな開発協力体制を図6に示す。顧客として、Intel、Samsung Electronics、TSMC、SK Hynix. 東芝の5社が上がっている。共同開発パートナーとしては東京エレクトロン、ソクド、HOYA、住友化学、JSR(の子会社)など日本の装置・材料メーカーが名をつらねており、日本勢の協力が大きいことがうかがえる。欧米の多数の大学や研究機関との共同研究も盛んに行われている。著者註:先にニューヨーク州立大学(SUNY)Polytechnic Institute(ニューヨーク州Albany)に吸収されてしまったSematechの名前が消えており、SUNYの名前も見当たらない。そのキャンパスで次世代プロセスを開発するIBMの名前もない。一方、imecとASMLは両社の1988年以来の長年の協業をさらに発展させ、2013年秋にimecキャンパス内に共同でAdvanced Patterning Centerを開設した。今後のリソグラフィはウェハプロセス依存性が大きいため、ASMLのリソプロセス研究陣が先端ウェハプロセスの行えるimecに移動し、7nmおよびそれ以降のパターニングの実用化に共同で取り組んでいる。
2015年07月09日●imecが研究を進めるIoT時代の次世代半導体プロセス技術ベルギーの独立系半導体・エレクトロニクス研究機関「imec」は、6月下旬にベルギーの首都Brusselsで年次研究計画発表イベント「imec Technology Forum2015」を開催し、そのなかで、半導体プロセス開発担当シニア・バイスプレジデントのAn Steegen氏(図1)が、「Internet of Things (IoT)のインフラストラクチャ」と題して、半導体デバイス・プロセスの今後の方向性について語った。imecは、多数の人々に幸福をもたらすスマートリビング実現のためのIoTを研究所全体のテーマとして採りあげており、半導体はその実現のための鍵を握るスマートデバイス、微細化プロセスは、スマートデバイスを実現するための手段と位置付けている。「IoTのインフラ」と言う講演タイトルもこのような背景から付けられたものである。An Steegen氏は、地元のルーベン・カトリック大学(KU Leucen)で博士号を取得後、imecに入社し、初期のプロセス開発に従事。その後、米国ニューヨーク州にあるIBMの研究施設へ転じて10年ほど先端半導体プロセス開発にあたった。2010年12月にimecに引き抜かれ、現在、imecの半導体プロセス研究開発の最高責任者として、7-5 nm CMOSプロセス およびポストCMOSプロセス開発チームを率いている。去る6月に京都で開催されたVLSIシンポジウムでも招待講演を行っており、次世代半導体プロセス開発の第一人者である。Steegen氏は、まず図2を示して、センサ端末から、ウォッチ、スマートフォン、PC、を経てサーバに至るIoTの主要構成要素には、消費電力、演算性能、I/Oバンド幅、記憶容量に関してそれぞれ異なった要求があり、それぞれの要求に応じた半導体デバイス開発が求められていることを説明した。そして今回は、すべてのモノをインターネットに結ぶIoTの要である、最も高性能を要求されるクラウドコンピュ―ティング用サーバ(図3)に焦点をしぼり、そのための半導体デバイスを実現するための今後のプロセス開発方向を紹介すると前置きして、話しを始めた。半導体デバイスのパフォーマンス(単位消費電力当たり)を向上させるには、回路パターンの微細化(scaling)デバイス構造および材料の変更ファンクションのスケーリングの3通りの手法があるが、まず、デバイス構造の微細化の方向を紹介しよう。図4に示すように、集積回路に搭載されたトランジスタ数は、ムーアの法則に従って2年で倍増してきており、最先端のMPUには50億個ものトランジスタが搭載されている。世代(技術ノード)が変わるごとに、回路パターンの寸法は伝統的に3割ずつ縮小し、面積は半減し続けている。微細化は、リソグラフィの解像度を上げることにより実現できるため、露光装置の光源の波長は短波長側に移ってきており、65nm以降はArFレーザー光源(波長193nm)が使われている。20nm以降は、ダブルパターニングいう手法を併用している。露光を2回に分けて行うことにより、より微細なパターニングを行う方法だが、製造工数が倍増する。10nmからはトリプルパターニング、その先は4回以上のマルチパター二ングが必要となってしまい、製造コストが跳ね上がるので、量産には適用しにくい。もしもEUV(extreme ultra violet:極端紫外線)リソグラフィ(波長13.5nm)が使えれば、シングルパターニングが可能となるが、光源出力はじめいろいろな技術的課題を抱えており、未だ量産に使えるような段階にはない。2015年の現時点では、数年後の7nmデバイスあたりから生産に導入される見込みである。さらに解像度を改善するにはN.A,(開口数)を大きくする必要があろう。これらの露光手段はきわめて高価であるので、それを補うためにDirected Self Assembly(DSA:誘導自己組織化)が近年急浮上してきた。光を用いずに高分子材料固有の性質を利用して、パターニングする手法で、大いに期待がかけられている。●MOSFETの微細化における最大の問題とは次は、デバイス構造を従来のプレーナ―(平面)構造から3次元(立体)構造に変更することによってデバイス性能を向上させる方法である。MOSFET微細化を達成する上で一番大きな問題点は、いかにしてMOSFETスイッチオフ時のソース・ドレイン間の漏れ電流を抑制するかにある。Intelが世界で初めて22nmからMPU製品に導入したFinFET構造はゲートが上部と左右の3面からチャネルを取り囲んでいるので、ゲートの支配力が増して、リークを強力に制御できる。TSMCやSamsungはあとを追って16/14nmからFinFETを採用している。FinFETでは3面にゲートがあるのでIntelはTri-gateと呼んでいる。FinFETの性能をさらに上げるには、フィン幅を狭めると共にフィンの高さをさらに高めればよい(いわゆる「トールフィン(tall fin)」)(図6)。しかし、このようにするとフィンが倒れやすく、製造がますます困難になっている。チャネル移動度を高めて、トランジスタを高速化するために、フィンの構成材料をシリコンよりもキャリア移動度が大きなゲルマニウム(Ge)やIII-V属化合物に替える方向が鮮明になっている。FinFETの先にあるのがシリコンナノワイヤFETである(図7)。チャネルを全方向からゲートで覆ってしまう、いわゆるall around gate構造を採って、リーク電流を完全に制御する。その先にあるのが、ナノワイヤを垂直に並べて高密度化する垂直ナノワイヤFET(図8)、さらにその先にナノワイヤFETの3次元積層化が出現するだろう(図9)。ここでは、3次元NANDフラッシュのプロセス技術が役立つかもしれない。サーバのパフォーマンス向上の3番目の手段は、セルライブラリーのトラック数の削減による専有面積のスケーリングだ(図10)。従来の9トラック(FinFETあたりのフィン数4)を7.5トラック(フィン数3)さらには6トラック(フィン数2)と減少させるにつれて図10に示したように面積を大幅に縮小する。imecでは、新しいスイッチングデバイスとして、トンネルFETやスピン波デバイスなども試作検討している。次世代メモリデバイスとしては、STT-MRAM(図11)やRRAM(図12)などを試作検討している。これらのスマートデバイスを基にして、imecは独自のIoTを提案し実現していく。
2015年07月07日Xilinxは7月1日(米国時間)、TSMCの16nm FF+(FinFET plus)プロセスを採用したAll Programmable マルチプロセッサSoC(MPSoC)「Zynq UltraScale+ MPSoC」をテープアウトしたと発表した。同製品は、先進運転支援システム(ADAS)や自律走行車といった車載向けビジョンシステムや、Industrial IoT(IIoT)、5Gワイヤレスシステムなどに狙いを定めて開発されたもので、クアッドコア64 ビットARM Cortex-A53アプリケーションプロセッシングユニット、デュアルコア32ビット ARM Cortex-R5リアルタイムプロセッシングユニットおよび ARM Mali-400グラフィックスプロセッシングユニットを含む 7つのユーザープログラマブルプロセッサを搭載しているほか、内蔵ペリフェラルホスト機能、セキュリティ/機能安全、およびパワーマネージメント機能も内蔵しており、1チップでシステムの構築を可能とする。また、同社の開発環境「SDSoC」と組み合わせることで、ソフトウェア側に立った開発をしながら、ハードウェアをシステムに最適化することを可能としている。なお、同社では、同製品を用いることで、柔軟性の高いスタンダードベースのプラットフォームの開発を可能にするとしており、同プラットフォームを活用することで、単位ワット当たりのシステム性能を5倍にすることができるようになると説明している。
2015年07月06日Xilinxは5月28日(米国時間)、次世代のAll Programmable FPGA/MPSoCおよび3D ICの開発に向けて、TSMCの7nmプロセスならびに3D ICテクノロジを活用していくことを明らかにした。これは両社が協業のもとに開発した第4世代アドバンスドプロセスおよびCoWoS 3Dスタッキングテクノロジ、そしてTSMCの第4世代FinFETテクノロジを組み合わせて実現しようというもので、Xilinxでは、最初の7nmプロセス採用製品を2017年に投入する計画であるとしている。
2015年05月29日TSMCとAlteraは4月7日、Alteraの55nmエンベデッド・フラッシュ・プロセスを用いたFPGA「MAX 10」向けにUBM(アンダー・バンプ・メタル)フリーなウェハレベル・チップサイズ・パッケージ(WL-CSP)技術を開発したと発表した。新たに開発された手法では、はんだボールを含んでも0.5mm以下の薄型パッケージを実現可能で、センサ、小型産業用機器、携帯用電子機器など、スペースが重視される用途に適用を可能とする。また、標準WLCSPと比べてボードレベルの信頼性を200%以上改善しており、無線LAN(WLAN)やパワーマネージメントIC(PMIC)などの用途にも適用可能だとするほか、Cu配線およびインダクタ性能の向上も可能とするとしている。なおすでにAlteraでは、このWLCSPパッケージによるMAX 10のサンプル出荷を開始しているとしており、81ピン品ならびに36ピン品の入手が可能だという。
2015年04月08日東芝は8月4日、48層積層プロセスを用いた256Gビット(32GB)の3ビット/セル(TLC)3次元(3D)フラッシュメモリ「BiCS FLASH」を開発し、9月よりサンプル出荷を開始すると発表した。同製品は、先端積層技術となる48層積層プロセス技術を用いたほか、回路技術やプロセスの最適化を図ることで、従来の2次元NAND型フラッシュメモリと比べて大容量化を実現したほか、書き込み速度の高速化、および書き換え寿命の長寿命化を実現したという。なお、同製品は同社の四日市工場第5棟にて製造を開始し、2016年前半に竣工予定の新・第2製造棟でも製造を行う予定とするほか、SSDやスマートフォン、タブレット、メモリカードなどのコンシューマ製品やデータセンター向けエンタープライズSSDなどに向けて提供していく予定としている。
2015年04月04日米GoogleがAndroidアプリのセキュリティ対策に乗り出した。「Google Play」で公開するアプリの安全性を強化すべく、専門家によりレビュープロセスを初めて導入する。また、ユーザーに対してアプリやゲームの対象年齢を表示する取り組みも着手した。Googleが3月17日に発表した2つの取組みは「Google Playのクオリティ対策」と「ユーザーに対する対象年齢の表示」。これらは、開発者とユーザーの双方に対し、体験を改善するものだ。1つ目のGoogle Playクオリティについて、Googleでは数ヶ月前よりコミュニティを保護しアプリカタログを改善する目的で、Google Play向けに提出したアプリを公開前にレビューしているとのこと。このプロセスでは、早期段階でGoogleの開発者ポリシーに違反していないかをチェックする専門家が関わっているという。これまでGoogle Playでは人によるチェックを行ってこなかった。これに合わせて、開発者が自分のアプリの状況を把握できる「ステータス」機能も提供する。開発者はステータスにより、自分のアプリが拒否・一時停止されている理由を知ることができるという。2つ目として、ユーザー向けにアプリの対象年齢を示すグローバルコンテンツ評価システムを導入する。業界団体である国際年齢評価団体(IARC)、汎欧州ゲーム情報(PEGI)、それにオーストラリア等級審査委員会など各国ベースの評価団体にも対応し、開発者はアプリのコンテンツについてのアンケートに記入することで、自分たちのアプリやゲームに対して客観的なコンテンツ評価を受けることができるという。特定の評価機関がない地域では、汎用の年齢ベースの評価が表示されるとのこと。年齢評価は数週間でGoogle Play上に反映される予定。このプロセスは自動化されており、開発者は開発者コンソールよりアンケートに記入でき、これに関する料金は発生しない。アンケートに回答していないアプリについては、「評価なし(Unrated)」とカテゴリ化され、地域によっては特定のユーザーに対し遮断される可能性があるとしている。5月より新しいアプリと既存アプリの最新版はすべてアンケートへの回答が義務付けられる。Googleは過去1年で70億ドル以上を開発者に払ったとしており、今後もエコシステムの拡大を図るとしている。
2015年03月30日東芝は26日、48層積層プロセスを用いた128ギガビットの2ビット/セル3次元フラッシュメモリを、世界で初めて開発したと発表した。同日よりサンプル出荷を開始する。48層積層プロセスを用いたフラッシュメモリ。現行製品と比べ、書き込み速度の高速化、書き換え寿命など、信頼性向上を実現している。2016年前半に竣工予定の同社四日市工場新・第2製造棟でも生産を行う予定。SSDを中心に、市場ニーズに合わせて展開するという。
2015年03月26日東芝は3月26日、48層積層プロセスを用いた128Gビット(16GB)の2ビット/セル(MLC)3次元フラッシュメモリ(BiCS)を開発、即日サンプル出荷を開始したと発表した。同製品は、48層積層プロセスを採用することで容量を増大させたもので、現行製品と比べて書き込み速度の高速化、書き換え寿命などの信頼性向上が図られているという。なお、同社では、2016年前半に竣工予定の四日市工場新・第2製造棟でも生産を行う予定だとしている。
2015年03月26日Intelは、「Xeonプロセッサ」製品ファミリとして初めてのSoC製品となる14nmプロセス技術を採用した「Xeon プロセッサ D」製品ファミリを発表した。14nmプロセスにより小型化と省電力を同時に可能にし、クラウド/通信サービス・プロバイダやウェブ・ホスティング事業者向けに、サーバ使用に最適化された高密度かつ低消費電力を実現する。同製品は、Xeon製品ファミリとして初めてとなるSoC製品で、マイクロサーバ、ストレージ、ネットワーク、IoT(Internet of Things)向けとしては第3世代となる64ビット対応のSoC製品。第2世代64ビット対応SoC製品「Atomプロセッサ C2750」と比較して、ノード当たりの性能が最大3.4倍、1W当たりの性能を最大1.7倍に向上している。マイクロサーバに最適化された4/8コアのSoC製品を提供開始。4コア品「D-1520」は動作周波数2.20GHzで価格は199ドル、8コア品「D-1540」は動作周波数2GHzで価格は581ドルとなっている。なお、2015年後半にはネットワーク、ストレージ、IoT向けに最適化された包括的な製品ポートフォリオを提供開始予定。
2015年03月12日Texas Instruments(TI)は2月12日、機能安全ソフトウェア開発プロセス「SafeTI」が、ISO 26262とIEC 61508の各機能安全規格に準拠したソフトウェアコンポーネントの開発への適合認証を取得したと発表した。今回、独立した調査機関であるTUV NORDが同プロセスの査定を行った。そして、同社では、マイコン「Hercules」用ソフトウェアコンポーネント向けに、同社の認証取得済みのソフトウェア開発プロセスに準拠して開発された「SafeTI」CSP群(コンプライアンスサポートパッケージ群)の供給も開始した。これらのCSP群は、「Hercules」ソフトウェアを使って最終システムの機能安全の認証取得を実現しようとするユーザーのために開発されたという。また、これらのCSP群には、統計解析や動的解析テスト結果、各要件へのコードのトレーサビリティ、コードの適用範囲、コード品質のメトリクスなどが含まれている。ユーザーのソフトウェアの検証作業を軽減する他、動作する製品を提供することで、最終システムの機能安全の認証取得に役立つという。さらに、同社では、これらのCSP群の開発に、LDRA(Liverpool Data Research Associates)のソフトウェア解析ツールスイートを使用している。そして、CSP群はLDRAunitを使ったテストオートメーションユニットを提供しており、付属のユニットレベルのテストケース群を独自の動作環境で実行し再現できる。加えて、HALCoGen(Hardware Abstraction Layer Code Generator)のデバイスドライバ群と、「Hercules」マイコン製品向けのSafeTI Diagnostic Libraryで利用可能となっており、製品の市場投入期間の短縮、検証作業の軽減や、ソフトウェアの認証取得作業の簡素化に役立つとしている。なお、現在、評価バージョンのCSP群や、単一ターゲットまたは複数ターゲット向けの完備した量産ライセンスは供給中。
2015年02月17日NECは2月16日、グループ全社の開発プロセス改革に取り組むとともに、そのIT基盤として設計図面・仕様書・部品表などの製品技術情報を一元管理する統合PDM(Product Data Management)システムを構築すると発表した。同社はこれまで、ハードウェア製品の開発プロセス・ルール(コード体系、部品表構造、設計変更など)とPDMシステムをビジネスユニットごとに構築・運用していたが、今回、これらをグループ全社で標準化する。今回構築するシステムは、同社のPLMソフト「Obbligato IIIを活用して構築し、管理する部品は約2400万品目、設計図面・仕様書は約1800万件に及び、グループ社員約1万7000人が利用する。同システムは、超小型マイクロ波通信システム「PASOLINKなどを提供するテレコムキャリアビジネスユニット向けに1月から稼働を開始しており、2016年度末までにグループ全体に導入する。
2015年02月17日デルは2月12日、共通型番により製品構成選択から見積作成までのプロセスの効率化を実現する「デルeカタログサイト」を、同社販売パートナー及び法人のエンドユーザー向けに開設した。新サイトでは、同社製品本体、各種パーツ、OS、サービス、ソフトウェアの構成を予め設定した「e型番」という共通型番を導入。これにより販売パートナー等は製品発注の度にディストリビュータから見積を取得しなくても、e型番を指定して製品発注を進められるという。またe型番を用い、業界大手のディストリビュータが運営するウェブサイト上でも希望する製品パッケージの参照及び発注が出来るとしている。同サイトは横断型検索機能を備えており、CPUやメモリ容量など希望する構成で、販売パートナーが購入可能な製品パッケージのリストが表示可能。またマップビュー機能では、製品ファミリーごとにパフォーマンス、サイズ、価格など簡単に比較検討出来るという。サイト内にあるマイページからは過去に検索したe型番をリストで参照でき、構成情報のPDF形式でのダウンロードが可能。この他、製品データや技術情報などのダウンロード、製品マニュアルやサポート関連サイトへのリンク、同社やパートナー主催のイベント情報などの掲載もある。同社はこれまで、さまざまな構成をカスタマイズして選択できるBTOモデルを強みとしてきたが、製品発注の度に見積を最初から作成しなければならなかったことを問題点として挙げている。今回の新サイト開設は、販売パートナーやエンドユーザーの手間を低減し、製品納入までのプロセスを効率化するための取り組みの一環という。開設時点での取扱製品は、デスクトップ/ノートPC/ワークステーションのクライアント製品、タブレット、モニタ、サーバだが、対象製品や取扱分野は今後拡大していく予定だ。
2015年02月13日STMicroelectronicsは1月23日、スマートパワー半導体用プロセス技術「BCD8sP」が、CMP(Circuits Multi-Projets)のシリコン技術仲介サービスを通じ、大学や研究機関、設計企業のプロトタイプ作成に利用可能になったと発表した。「BCD8sP」は、同社の最先端のBCD(Bipolar-CMOS-DMOS)プロセスで、アナログ回路およびロジック回路を高電圧パワー回路と統合することで、複雑な電力変換および制御アプリケーションに対応する1チップ製品の製造を可能にする。これにより、HDDコントローラやモータコントローラといったスマートパワーアプリケーション、スマートフォン、タブレット、コンピュータサーバ向けのパワーマネージメントICにおいて優位性を高められる。なお、同プロセスは、現在量産に対応している。同プロセスのCMPへの導入には、最先端ならびに28/65/130nmを含む各世代のバルクCMOS技術を大学や設計企業に提供してきたこれまでの協力関係が生かされている。また、CMPのクライアントは、STの28nm FD-SOIプロセス、130nm SOIプロセス、および130nm SiGeプロセスの利用も可能となっている。
2015年01月24日日立マクセルは1月13日、独自のナノ分散技術を用いたMID(Molded Interconnect Device:3次元成形回路部品)向けの新プロセス技術とマスターバッチ材料を開発したと発表した。MIDは、レーザやインクジェットプリンタなどの描画装置とめっきやスパッタリングなどの成膜技術を組み合わせ、3次元形状をもつ樹脂部品上に直接電気回路パターンを形成した射出成形品である。電気部品間の配線の簡素化、省スペースでの配線取り回しによる機器の小型化、3次元成形部品への直接実装によるデザイン自由度の向上などを図ることができ、スマートフォンなどの携帯端末やウェアラブル機器、自動車、小型医療機器などで採用が広がっている。今回のMID用新プロセス技術は、特殊な無電解めっき触媒を使わずにABS樹脂などの汎用樹脂で作製した部品上に電気回路パターンを形成することができ、コスト低減を実現する。具体的には、汎用樹脂にマスターバッチ材を添加して射出成形した樹脂部品の表面に触媒失活剤を塗布し、レーザ描画装置により回路パターンを描画する。描画後は、通常の回路基板めっきプロセスに通すことで描画部のみにめっき膜が形成される。マスターバッチ材と触媒失活材を組み合わせて使うことにより、回路パターン部以外でのめっき膜の付着を抑えることができる。加えて、環境負荷物質の六価クロムなどによる前処理が不要である。また、新プロセス技術は、ABS樹脂やナイロン樹脂(6ナイロン、66ナイロン)、芳香族ナイロン樹脂、非晶質ナイロン、ポリブチレンテレフタレート樹脂などの汎用的な樹脂に対応している。特に、耐熱性に優れる芳香族ナイロン樹脂は、リフロー実装に対応したMIDの開発、製品化に適している。この他、レーザとしては、炭酸ガスレーザ、固体レーザ(YAG/YVO4)、半導体レーザ、ファイバーレーザなどの各種加工用レーザに対応する。なお、同社では、このMID用新プロセス技術に対応した試作評価設備を導入しており、顧客での部品試作に対応する予定とコメントしている。
2015年01月14日2014年12月2日、東京都千代田区のパレスサイドビルで開催される「実践型ビジネスプロセス改革セミナー~キーパーソンが語る、業務改善の手法とIT活用~」では、業界のキーパーソンを講師に招き、ビジネスニーズの変化にすばやく対応するために欠かせないBPM(業務プロセス管理)の実施にあたって、現在多くの企業が抱える課題やその解決策、BPMの具体的手法などを紹介する。同セミナーで基調講演のステージに立つのは、三菱商事RtMジャパン株式会社 CIO 情報システム室長 大三川越朗氏。BPMという用語すらなかった頃から、数々の現場で業務プロセスの可視化と改善に取り組んできた、いわばBPMのエキスパートだ。氏が実体験から導き出したBPM成功の秘訣は、聞き逃せないものとなるだろう。本稿では講演に先立ち、その内容の一部を紹介する。○業務の継続に重要なのは、ノウハウの継承大三川氏が三菱商事に入社したのは1977年。担当することになった鉄鋼国内営業部門では、すでに受発注・納品・代金回収などの管理にコンピュータが利用されていた。現在のようなネットワークやEDIシステムこそなかったが、データの多くは磁気テープでやりとりされ、事務には極力人材を割かない体制が整えられていたという。1990年からは大三川氏は某支店に赴任し、大手造船所を担当。翌年から5年間はフル操業という第二次造船ブームの中、従来の業務改善経験を活かしてシステムの構築を図り、事務処理業務の効率化を実現した。その後1996年に東京に転勤しIT関連の業務に就いたが、2004年に三菱商事SI子会社出向中にかつて勤務していた支店の取り扱いが急増し、残業が増えシステム化を検討したいとの相談をうけることになった。しかし、話をよく聞くと約8年の間に大三川氏在勤当時のスタッフの多くが転勤や退職で職場を離れてしまい、構成人員の多くが変わってしまっていた。また、その前の数年間は取扱量が少なく、支店の情報システムが持つさまざまな機能を使う必要が無かった時期が続いたために、ノウハウが適切に引き継がれていないことが判った。システムを効果的に利用することができなくなり、結果として膨大な残業時間が発生してしまっていたのだ。○業務プロセスの可視化で生まれる、数々のメリットその時は業務プロセスの可視化支援と情報システムの本来の使い方を伝えることで事なきを得たが、「少ない人数で相当量の仕事を回せる体制を構築したはずなのに、それが適切に引き継げる体制を自分が残していなかった」(大三川氏)ことに強いショックを受けると同時に、「他部署でも同様のことがあるのではないか。あるとしたら、それなりのサポートを行う部門がないと、今後ますます大変になる」と考え、所属していたSI子会社内に「ビジネスプロセス・エンジニアリング・サービス部」を起ち上げた。現場インタビューを行って議論が可能な粒度まで落とした業務プロセスをフローチャートで可視化し、それを共有できるようにすることで、たとえ担当社員が変わっても、それまでと同様の仕事を同様の業務品質で継続して行えるようにサポートするのが、この部門の役割だ。また業務プロセスを可視化することで、その中にある課題も見えてくるため、業界改善も進められる。改善後の業務プロセスが合理的に設計されていれば、システム化する際の開発コストや期間を圧縮することも可能だ。***以上、大三川氏が業務改善に取り組むきっかけとなった一連の出来事をかいつまんで紹介したが、この時、氏が編み出したサービスの手法は、現在のBPM手法と重なるものであることが分かる。自身の置かれた状況下で、氏自ら切り拓き、創出してきた業務プロセス改善手法とその事例はまだまだ続くが、ここから先はぜひセミナーに来場して、大三川氏本人が語る重みのある言葉でお聞きになっていただきたい。会社統合における新業務プロセスの設計やそのプロセスを支えるためのシステムの改善など、ごく最近の事例も採り上げられるということなので、BPMの活用事例を知りたいという方にもお勧めしたい。
2014年11月25日前回の記事では、業務の見える化に役立つ手法と、大企業が抱える、大企業ゆえのプロセスの問題点を取り上げた。今回の記事では、事業再編や買収・統合を繰り返すことで複雑化してしまったビジネスプロセスやシステムを改善し、競争力の強化に貢献するソリューションをセミナーに先立ってご紹介しよう。○システム間の壁をなくし、業務プロセスを一本化企業はビジネス現場において必要な情報やデータを活用するためにITシステムを利用しているが、こうしたシステムは必ずしも全て一元化されているわけではない。前編でもご紹介したとおり、部門ごと、業務ごとによって利用しているシステムが異なっているケースが大半であり、特に買収・統合などによるシステム統合は一筋縄ではいかない。システムの全面的な刷新を行うにしても、膨大な費用が必要となるからだ。既存の投資(システム)を生かして、システムとプロセスを有機的につなぐ解決策として、ここでご紹介したいのが、SOA(サービス指向アーキテクチャー)を採用したBPMプラットフォーム「OpenText Process Suite」および同コアエンジンである「OpenText Cordys」(以下Cordys)である。ソリューションの特長であるSOAフレームワークによって、異なるシステムやテクノロジー間のギャップを解消できるため、システムありきではなく、業務主導型のプロセスを柔軟に構築できる。たとえシステムが世界各地に乱立していたとしても、そこにあるデータを一元的に閲覧し、活用できるようになるというわけだ。従来は、こうしたシステム連携を行うためには、膨大な労力と時間が必要とされていたが、このアプローチによって開発期間が大幅に短縮されるため、必要なシステムがスピーディーに展開できるという。もちろん、一連の業務プロセス管理と自動化、各種ルール定義などを設定・実行するBPM本来の機能も備えている。業務活動モニター(BAM)も組み込まれており、リアルタイムで上がってくるデータと、あらかじめ設定したKPIを比較しながら、改善点を探ることができるため、状況に合わせた動的な判断や割り当てにより、プロセスのボトルネックを即座に解消し、タイムリーかつ的確な業務の流れをコントロールできる。このほか、カスタマイズ可能なユーザーインターフェースの設計やモバイル対応などのモジュールが用意されているという。○BPM成功へのヒント~高い汎用性・拡張性が、使い方の幅を広げるBPMは決してシステムだけで成功するものではないが、最適なシステムを活用することによって、プロセスの標準化や効率化を最大化させることができる。業務プロセスの状況把握を可能にするだけでなく、業務の継続的な改善を実行するのに必要な機能を兼ね備えたソリューションを活用すれば、現場での効率アップやミスの防止、さらにはスピーディーな経営判断にもつながってくるだろう。企業の情報システム部門にとっても、寄せ集めのコンポーネントのみで構成されたシステムを運用するケースで発生していたような、システム間の依存状況の心配や、システムごとのインストールやアップグレードに時間と労力、追加コストの負担から解消される。システムの継続的な運用とメンテナンスの容易性が高まることは間違いない。別の側面から見ると、業務プロセスの中で必ず発生する各種コンテンツやドキュメントの利活用にも期待できる。例えば生産プロセスであれば製品の仕様書や設計指示書、また販売プロセスにおいては契約書や申込書など、業務シーンごとにさまざまなドキュメントや関連情報が存在している。しかし、プロセスやシステムが分断されているケースでは、一定の部門や業務など限られた範囲のみの利用であったり、手作業による受け渡しが発生している。ECM(エンタープライズコンテンツ管理)と呼ばれる情報コンテンツ管理基盤とBPMソリューションを連携することでプロセスに即した情報共有が加速されるため、こうした取り組みも増え始めているようだ。BPM活用の具体的な導入事例とその効果に加え、子会社ごとにバラバラとなっていた業務プロセスを統合し、最終的に全社共通のプロセスへ移行させてゆくための手法(シェアードプロセス)、EDI/サプライチェーンとの連携なども紹介される予定だ。ビジネスプロセスの最適化という難題を実現するために、関心を持たれた方は、ぜひセミナーに参加して、その詳細をご確認いただきたい。
2014年11月19日情報通信研究機構(NICT)は11月11日、他者の動作を予測することと、自分の動作を行うことには共通した脳内プロセスが関与していると発表した。同成果は、NICTの脳情報通信融合研究センターと、フランス国立科学研究センターの共同研究によるもので、11月11日付け(現地時間)の国際科学誌「Scientific Reports」に掲載された。脳がどのようにして他者の動作を理解し、予測しているかについては、今まで、ほとんど解明されておらず、「他者の動作を予測する場合には、自分が同じ動作を行う場合と同じ共通した脳内プロセスが使われる」とする仮説が有力視されるに留まっていた。同研究グループはこの仮説を検証するために、ダーツのエキスパートに対し、エキスパートが素人のダーツ結果を予測する予測課題とエキスパートがダーツボードの中心を狙ってダーツを投げる運動課題を実施。エキスパートの(素人のダーツ動作に対する)予測能力が変化する場合(実験1)と変化しない場合(実験2)で、エキスパート自身のダーツパフォーマンスにどのような影響が出るかを調べたという。その結果、予測課題では、エキスパートは、最初は、正確に予測することはできなかったが、徐々に、素人の動作を観察するだけで、ダーツの命中場所を予測できるようになった。これは、予測課題の学習を通じて、他者動作の予測に関わるエキスパートの脳内プロセスに変化が生じたことを意味する。もし、この脳内プロセスが、自分が運動を行う場合にも関与していれば、このエキスパートの運動にもその影響が現れると考えられる。実際に、この予測課題の前後にエキスパートに運動課題を行ってもらうと、予測能力向上後は、予測能力向上前に比べて、エキスパートのダーツパフォーマンスが悪化するという結果が得られた。一方、実験2では、エキスパートの予測能力はほとんど向上せず、この予測課題の前後におけるダーツパフォーマンスにも変化は見られなかった。このように、他者動作の予測能力の変化が、因果的に自己の運動能力に対して影響を与えるということは、他者動作の予測と自己動作の生成の基盤となる共通した脳内過程の存在を反映していると考えられる。同研究チームは「今後、他者動作に対する予測能力を改善させることによって自分の運動を改善させる、あるいはその逆の改善的変化を誘導するような、他者動作の予測と自己運動の間の相互作用を生かしたリハビリテーション法や認知・運動トレーニング法の開発を目指してく」とコメントしている。
2014年11月12日Xilinxは11月4日(米国時間)、TSMCの20nm SoCプロセスを採用したFPGA「Kintex UltraScale KU115」の出荷を開始したと発表した。同製品は同社の20nm ポートフォリオとしては4つ目となる 20nm UltraScaleデバイスであり、Kintex UltraScaleファミリのフラッグシップモデルとなる。1つのプログラマブルデバイスとしては最大規模のDSPを搭載し、浮動小数点演算から固定小数点演算に至るまで、DSPを利用したあらゆる種類の演算処理に最適化されており、対称型フィルタリングアプリケーションで最高8,181GMACを実現することが可能だという。なお、Kintex UltraScale FPGAは、最大116万個のロジックセル、5,520個の最適化されたDSPスライス、76MビットのブロックRAM、バックプレーンデータ転送に対応可能な16.3Gbpsトランシーバ、PCIe Gen3 ハードブロック、統合された100Gb/sイーサネットMAC および150Gb/sInterlaken IPコア、2,400Mb/sで動作するDDR4メモリインタフェースを提供するデバイスファミリとなっている。
2014年11月10日東芝は2日、15nmプロセスのNAND型フラッシュメモリチップを採用した、組み込み式NAND型フラッシュメモリを発表。同日より、16GBモデルのサンプル出荷を開始した。8GB / 32GB / 64GB / 128GBモデルについても順次サンプル出荷を始める。15nmプロセスで製造されたNAND型フラッシュメモリチップと、コントローラチップを一体化した組み込み式のNAND型フラッシュメモリ。従来製品に比べてパッケージ面積が約26%小型化しており、スマートフォンやタブレット端末などへの組み込みに最適としている。各容量とも、東芝の製品カテゴリとして、ハイエンドクラスの「Supreme」と、ミドルからローエンドクラスの「Premium」をラインナップ。量産時期は、8GBモデルと128GBモデル(Supreme)が2015年4月~6月、それ以外は2015年1月~3月となっている。基本性能の向上やコントローラ処理の最適化も行われており、リードで最大8%、ライトで最大2%速度が向上している。インタフェースはeMMC Version 5.0規格準拠のHS-MMC、バス幅はx1 / x4 / x8。本体サイズはW11~11.5×D10~13×H0.8~1.4mm。
2014年10月02日Cadence Design Systemsは9月26日(現地時間)、TSMC 16nm FinFET Plus(16FF+)プロセス向けにIPポートフォリオを発表した。16FF+プロセス向けのIPを活用することで、16FFプロセスと比較して、同じ消費電力で15%の周波数の向上、もしくは同じ周波数で30%の消費電力の低減を図ることができる。また、16FF+プロセス向けに同社が開発中のIPポートフォリオには、最先端SoCデザインの開発で最も重要な、メモリ、ストレージおよびインターコネクト標準向けの高速プロトコルIPが複数含まれており、シリコンでテスト済みのIPとして2014年第4四半期から提供が開始される予定。
2014年09月30日KLA-Tencorは7月7日(米国時間)、16nmプロセス以降のICデバイスの開発および量産を行うための高度な欠陥検査およびレビュー機能を提供する4つの検査装置として、広帯域プラズマパターン付きウェハ欠陥検査装置「2920シリーズ」、レーザスキャンパターン付きウェハ欠陥検査装置「Puma 9850」、パターンなしウェハ欠陥検査装置「Surfscan SP5」、電子ビームレビュー装置「eDR-7110」を発表した。2920シリーズ、Puma 9850、およびSurfscan SP5の各装置は、従来品に比べ、高感度の達成とスループットの向上の両立が図られているほか、改良された自動欠陥分類機能を利用して、検出された欠陥を速やかに特定し、対策を決定するための正確な情報を提供するeDR-7110とシームレスに接続することも可能となっている。2920シリーズは、第3世代広帯域プラズマ照明光源を採用しており、これにより前世代製品比で光量を2倍に増加。新しい遠紫外光(DUV)波長帯域と小型光学検査ピクセルの採用、そして高度なアルゴリズムの組み合わせが、FinFETなどの複雑なICデバイスアーキテクチャ上にあるわずかな突起、微細なブリッジ、その他のパターン欠陥に対する感度向上を実現。さらに、新搭載のAccu-rayおよびFlex Apertureテクノロジにより、重大な欠陥タイプを捕捉するための最適な光学設定を速やかに決定でき、プロセスおよびデザインの問題を検出して解決するのに必要な時間を短縮することができるようになっているという。Puma 9850では、広範囲の量産スループットにわたって感度が向上しており、多種多様なFinFETと高度なメモリ検査アプリケーションをサポートし、これにより2920シリーズの検査装置を補完することを可能とした。また、Surfscan SP5では、量産スループットで20nm以降のデザインルールの欠陥感度を達成する、強化されたDUV光学テクノロジを搭載。これにより、多層積層膜ICデバイスのインテグレーションを阻害する可能性のあるSi基板やブランケット膜の微小な欠陥の検出が可能となったとする。このほか、eDR-7110は、新たなSEM自動欠陥分類(S-ADC)エンジンを搭載することで、量産時に欠陥集合を正確に分類できるほか、開発時に欠陥の検出に要する時間の短縮を可能とした。さらに、自動観察中にS-ADC結果から、組成解析(EDX)やほかの観察条件を使った欠陥画像取得などの追加のインラインテストを自動的にトリガでき、欠陥情報の質を向上させることを可能としている。
2014年07月08日Cadence Design Systemsは5月19日(米国時間)、TSMCの16nm FinFETプロセスで、DDR4 PHY IPの提供を開始したと発表した。16nm技術とCadenceのアーキテクチャの組み合わせにより、3200MbpsというDDR4標準の最高性能を引き出すことができるようになる。同技術を使うことにより、サーバ、ネットワークスイッチ、ストレージファブリックや高メモリ帯域を必要とするSoCなどにCadenceのDDR4 PHY IPを組み込んで設計することができる。CadenceのDDR4 PHY IPは、CRC(巡回冗長検査)やDBI(データバス反転)のようなRAS(信頼性、可用性、保守性)機能をサポートしたアンバッファードデュアルインラインメモリモジュール(UDIMM)/レジスタードデュアルインラインメモリモジュール(RDIMM)に対応する。今回発表されたDDR4 PHY IPは、デューティサイクルひずみを最小化する4Xクロッキング、ノイズ耐性を向上させるマルチバンド電源アイソレーション、さらにスルーレート制御を装備したI/Oなどの革新的アーキテクチャを実装している。DDR4 PHY IPは、CadenceのDDR4コントローラとともにTSMC社の16nm FinFETプロセスでシリコン実証済みであるとしている。
2014年05月21日東芝は23日、世界初(2014年4月23日現在、東芝調べ)となる15nmプロセスのNANDフラッシュメモリを開発し、量産開始することを発表した。三重県の四日市工場にて4月末から順次、現行の19nm第二世代から切り替えていく。今回のNANDフラッシュメモリは、2bit/セルの128Gbit(16GB)製品となる。現行世代の製品と比較して、書き込み速度はほぼ同等だが、高速インタフェース仕様を採用することによって、データ転送速度が1.3倍に向上したという(533Mbit/秒)。さらに東芝では、15nmプロセスを用いた3bit/セルのNANDフラッシュメモリについても、2014年の第1四半期中の量産開始を計画している。同時に開発している高性能NANDコントローラを組み合わせることで、スマートフォンやタブレットPCなどへの搭載、そしてSSDの開発によるノートPCなどへの搭載を展開する考え。
2014年04月23日きもの好き・お酒好きとして知られる、イラストレーターの平尾香が講師となる浴衣の着付け教室が、7月20日にAL1階メインスペース(東京都渋谷区恵比寿南3-7-17)にて開催される。教室では、着崩れない格好のよい着こなし方や、浴衣の柄ゆき、年齢に合った粋な変わり結びの指導が受けられる。更に、家でも復習できるように、平尾のイラスト入りのオリジナルの浴衣の着付け方冊子が参加者全員にプレゼントされる。着付け後は、カクテルタイムとなり、お酒を飲みながら浴衣の装いを楽しむ事が出来る。また、会場ではオリジナル帯留め飾りなど、着物に合う和小物の展示販売も実施。平尾香は、世界的ベストセラー『アルケミスト』『ベロニカは 死ぬことにした』(角川書店)などパウロ・コエーリョの書籍のカバーや、雑誌の挿絵、商品企画、広告などで活躍するイラストレーター。湘南逗子の小山にアトリエを構え、写真やエッセイなどあらゆる角度で制作活動している。きもの歴13年で、山下悦子きもの教室の師範科を2005年に卒業。また、『立ち飲み』や『蕎麦飲み』などの著書もあり、「スナックかおり」というイベントも開催するほど、お酒好きでも知られている。【イベント情報】平尾香の着付け教室夏の浴衣のおしゃれ会場:AL1階メインスペース住所:東京都渋谷区恵比寿南3-7-17日時:7月20日15時から料金:5,000円定員:10名持ち物:浴衣、帯、下駄、肌着類、小物類
2013年07月15日2013年3月19日、ベルサール渋谷ガーデンにてインプロセスのコレクションが発表された。今季のテーマは、「INTO THE WILDNESS 原生自然へ」「二つの関連性のない組み合わせ」。インプロセスによる「原生自然」を洋服に落とし込むところから始まっている。プリントや素材、カラーパレットには自然を連想させるもの。動植物が多用されておりインプロセスらしいシュールなグラフィックに仕上げられたモダンノスタルジックなコレクション。柔らかな夕暮れの自然光のような照明とナチュラルな草花の配置のなか、和やかにリラックスした雰囲気の中で行われた。ソフトでガーリーなスタイリングをナチュラルテーストを盛り込んだ素材感で構成。ふんわりと優しさの感じられる単品のコーディネート中心。・ コレクション情報詳細
2013年04月02日みなさんは、結婚相談所ってどんなところかご存じですか?若いうちはあまりお世話になる機会がないですし、どういったプロセスで紹介してもらえるのかほとんどの人は知らないですよね。そこで今回は、結婚相談所の方に紹介してもらうにはどうすればいいのか、また結婚成就率などを聞いてみました!――結婚相談所で相手を紹介してもらいたい場合、まずどうすればいいのですか?初めての方は、まずプロフィールの登録を行っていただきます。名前、年齢、住所といった基本的なことや、身長・体重、あとは年収もちゃんと書いてもらいますね。――年収をごまかして書いたりしてはダメですよね?源泉徴収表をもらって確認するので、すぐバレちゃいますよ(笑)。――厳しい(笑)。って、当然ですか。あと「私は独身」というのを証明するための「独身証明書」というのが必要になります。――そんなのがあるんですね。知りませんでした……。役所に行けば取得できますよ。登録して紹介したのに「実は結婚してました……」なんて冗談じゃないですからね(笑)――年収や独身っていうのはウラ取りができるからムリですけど、身長や体重のサバを読むのはOKですか?170センチなのに180とか書いたり、体重100キロなのに60キロと書いたりとか、明らかにおかしい場合はNGです。ごくわずかの許容範囲なら大丈夫ですけどね。――そこまで大幅に違うデータを書いたら相手が驚きますもんね。ほかに必要なものってありますか?大学や短大を卒業した人なら「卒業証書」が必要ですね。学歴もごまかす人が多い要素なんで、しっかりと証拠をいただきます。――年収と学歴はやっぱり重要な要素なんですね。なんだかんだ言って、やっぱり重要視される部分だと思いますよ。相談所にまで来るんだったら、やっぱり理想どおりの人を探したいでしょうし。――これで登録完了ですか?あとアピール用のプロフィール写真がいります。――これは修正とかしてもOKですか?するな、と言っても簡単に修正できちゃう時代なんで、もうその辺はお任せしています。――なるほど(笑)。登録後はどういう手順で紹介してもらうのですか?うちの場合はホントに簡単ですよ。相談所に来てもらって会員さんのプロフィールを見てもらう。これだけです。気に入った人がいれば、「こういう人からお見合い希望が来ています」って連絡して、OKが出ればお見合いスタートです。当然断られることもありますけど。――お見合いは付き添いがつくのですか?初回だけ相談所の人間が付き添います。あとはご自由にどうぞ……って感じですね。料金前払いなんで、結婚してもお金はいただきませんし。ただ報告だけはしてもらうようにしています。――ぶっちゃけ成就率ってのはどれくらいなんでしょうか?多くて20%~30%ぐらいですね。男女の仲ですからそうそううまくいくものじゃないです。もちろん、相談所としてはちゃんとフォローを行いますけど、簡単にゴールインできるものではないですからね。なので「結婚実績80%!」なんて言ってる所は相当盛ってるでしょうね。――リアルな数字が出てきましたね……。やはり人生の一大イベントだけあって、なかなか難しいということですか。いかに結婚相談所といえど、会員さんを簡単に結婚まで導くことは難しいようでした。それにしても登録するのに、源泉徴収表や独身証明、さらには卒業証書が必要というのは驚きました。この先、結婚相談所にご厄介になる際には、ぜひ参考にしていただけると幸いです。(高橋モータース@dcp)
2012年11月29日IN-PROCESS(インプロセス)が2013春夏コレクションを、2012年10月17日(水)に発表した。デザイナーは、スティーブン・ホールと大原由梨佳によるデザイン・デュオ。今季のコンセプトは「INNER CITY DISTRESS(都会の苦悩)」。黒や白、グレーのダークトーンの中にベイビーブルーを入れたりと、儚い色の組み合わせも強調されている。さらに、得意とするアシンメトリーなスカートや、複雑なカッティグを施したシルエットのワンピースなども今季も発表され、幾何学模様を施したタイツやトップスなど、プリントを使ったスタイリッシュな要素を取り込んだ。”苦悩”からきた、”ストレス”を表現した南京錠のモチーフなど、ユニークなデザインも見事に取り入れている。Photo:Mari Mitsuoka元の記事を読む
2012年10月21日